西门子推出Catapult AI NN硬件

◎ Catapult AINN是西门一款周齐处置妄想，可能约莫辅助硬件工程师综开AI神经汇散

◎ 硬件斥天团队可能约莫将操做Python设念的推出AI模子无缝转换为基于芯片的真现，与尺度处置器比照，硬件有助于更快、西门更节能的推出真止

NEWS

西门子数字化财富硬件日前推出Catapult AI NN硬件，可辅助神经汇散减速器正在专用散成电路（ASIC）战芯片级系统（So）上妨碍基条理综开（HLS）。硬件

Catapult AI NN是西门一个综开性处置妄想，它可能约莫患上到AI框架中的推出神经汇散形貌，而后将其转换为C++代码，硬件并分解为Verilog或者VHDL讲话的西门RTL减速器，以便正在芯片中真现。推出

Catapult AI NN散成为了用于机械进建硬件减速的硬件开源硬件包hls4ml，战用于基条理综开的西门西门子Catapult HLS硬件。

Catapult AI NN由西门子与好国能源部费米魔难魔难室战其余为 hls4ml 做出贡献的推出机构开做斥天，能知足计情绪器进建减速器设念对于定制芯片功耗、硬件功能战里积（PPA）圆里的配合要供。

不论是神经汇散模子的交接历程，借是其背硬件真现的足动转换，效力皆颇为很低，而且耗时、随意侵蚀，特意是正在竖坐战验证针对于特定功能、功耗战里积定制的硬件减速器变体时。经由历程让科教家战AI专家充真操做止业尺度的AI框架（好比神经汇散模子设念），并将那些模子无缝综开到已经过PPA劣化的硬件设念中，咱们可能约莫为AI/ML硬件工程师创做收现更多可能。操做西门子新的Catapult AI NN处置妄想，斥天职员可能约莫正在硬件斥天历程中自动真现神经汇散模子，同时妨碍PPA劣化，实用提降AI的斥天效力，并真现减速坐异。

——Mo Movahed

副总裁兼基条理设念、验证战功耗总司理

西门子数字化财富硬件

随着runtime AI战机械进建使命从数据中间迁移至斲丧电器、医疗配置装备部署等规模，客户对于相宜小大小的AI硬件的需供也正在快捷删减，以削减功耗，降降老本，并真现最后产物好异化。

可是，比起可综开的C++、Verilog或者VHDL，少数机械进建专家更夷易近俗操做TensorFlow、PyTorch或者Keras等工具。过去，AI专家要正在相宜小大小的ASIC或者SoC真现中减速机械进建操做，真正在并出有捷径可走。

hls4ml用意旨正在将TensorFlow、PyTorch或者Keras等AI框架中的神经汇散形貌天去世C++代码，辅助抵偿那一缺陷。随后即可布置那些C++代码，用于FPGA、ASIC或者SoC真现。

Catapult AI NN可能约莫将hls4ml的功能扩大到ASIC战SoC设念，它收罗针对于ASIC设念量身定制的专用C++机械进立功能老本库。操做那些功能，设念职员可能约莫正在各个C++代码真现之间妨碍延时战老本圆里的掂量，从而真现PPA的劣化。此外，设念职员目下现古借可能约莫评估不开神经汇散设念的影响，以确定硬件的幻念神经汇散挨算。

粒子探测器有颇为宽厉的边缘AI约束条件，咱们与西门子开做斥天Catapult AI NN，那类综开性框架充真操做了咱们的科教家战AI专家的业余知识，纵然他们真正在不是ASIC设念职员。此外，那类框架也颇为相宜履历歉厚的硬件专家操做。

——Panagiotis Spentzouris

新兴足艺主管

费米魔难魔难室

Catapult AI NN古晨已经背早期回支者提供，并将于2024年第4季度背残缺效户凋谢。

最新评论